Procesory Intel Cannon Lake i Ice Lake z obsługą AVX-512
Intel zaktualizował właśnie swój podręcznik dla programistów, uaktualniając informacje na temat obsługi 512-bitowych instrukcji AVX w przyszłych procesorach dla komputerów stacjonarnych. Wsparcia dla instrukcji AVX-512 spodziewano się już w procesorach z serii Skylake, które zadebiutowały na rynku w roku 2015, ale skończyło się tylko na oczekiwaniach. Intel wyposażył w część tego pakietu instrukcji procesory Xeon należące do serii Skylake w wersji EP, ze względu na wysoką cenę będące raczej poza zasięgiem przeciętnych zjadaczy chleba. Oprócz tego obsługę AVX-512 otrzymały akceleratory obliczeń Xeon Phi.
Jak się okazuje procesory Intela przeznaczone dla komputerów stacjonarnych otrzymają obsługę instrukcji AVX-512 począwszy od serii układów o nazwie kodowej Cannon Lake oraz Ice Lake, które będą wytwarzane w 10nm procesie litograficznym i pojawia się w 2018 i 2019 roku.
Potwierdzają to wydane właśnie podręczniki „Intel Architecture Instruction Set Extensions and Future Features Programming Reference” dla programistów, mówiące o zaszytej w procesorach Cannon Lake obsłudze instrukcji AVX512F, AVX512CD, AVX512DQ, AVX512BW, AVX512VL, czyli dokładnie takich samych jakie obsługiwały procesory Skylake SP, plus ponadto też dwóch nowych rozkazów: AVX512_IFMA i AVX512_VBMI.
Następnie w procesorach Ice Lake obsługa AVX-512 zostanie rozszerzona o kolejne instrukcje AVX512_VPOPCNTDQ, AVX512_VNNI, AVX512_VBMI2, AVX512+VPCLMULQDQ i AVX512_BITALG.
Z podręcznika dla programistów dowiadujemy się także, że procesory Cannon Lake otrzymają obsługę dwóch nowych instrukcji związanych z bezpieczeństwem: SHA-NI i UMIP, a w układach Ice Lake lista ta wydłuży sę o kolejne rozkazy: CLWB, Fast Short REP MOV i RDPID.
